#include "DCBC_XRT.orl"


START: 2006/11/18.07:41:35 {SEQ: XRT_SSQ_SEQ; }

START: 2006/11/18.10:05:30 {SEQ: XRT_AR_Thermal_Strucure_SEQ; }

START: 2006/11/18.19:36:30 {SEQ: XRT_Synoptics_3_SEQ; }

START: 2006/11/18.19:47:00 {SEQ: XRT_AR_Thermal_Strucure_2_SEQ; }

START: 2006/11/18.22:00:00 {SEQ: XRT_Two_Filter_Low_Cadence_SEQ; }

START: 2006/11/19.07:26:00 {SEQ: XRT_Synoptics_SEQ; }

START: 2006/11/19.07:42:03 {SEQ: XRT_SXI_GOES_13_Thin-Be_Cross-Cal_SEQ; }

START: 2006/11/19.08:04:00 {SEQ: XRT_SXI_GOES_13_Ti/C-poly_Cross-Cal_SEQ; }

START: 2006/11/19.08:24:00 {SEQ: XRT_SXI_GOES_13_Al-poly_Cross-Cal_SEQ; }

START: 2006/11/19.08:34:00 {SEQ: XRT_SXI_GOES_13_Med-Be_Cross-Cal_SEQ; }

START: 2006/11/19.08:58:00 {SEQ: XRT_SXI_GOES_13_Med-Al_Cross-Cal_SEQ; }

START: 2006/11/19.09:14:00 {SEQ: XRT_SXI_GOES_13_Med-Be_Cross-Cal_2_SEQ; }

START: 2006/11/19.09:26:30 {SEQ: XRT_Two_Filter_Low_Cadence_3_SEQ; }

START: 2006/11/19.13:08:55 {SEQ: XRT_AR_Thermal_Strucure_3_SEQ; }

START: 2006/11/19.19:22:00 {SEQ: XRT_SXI_GOES_13_Med-Al_Cross-Cal_2_SEQ; }

START: 2006/11/19.19:30:00 {SEQ: XRT_Synoptics_2_SEQ; }

START: 2006/11/19.20:10:00 {SEQ: XRT_SXI_GOES_13_Med-Al_Cross-Cal_3_SEQ; }

START: 2006/11/19.22:21:30 {SEQ: XRT_Two_Filter_Low_Cadence_4_SEQ; }

START: 2006/11/20.07:51:30 {SEQ: XRT_Synoptics_4_SEQ; }

START: 2006/11/20.08:01:30 {SEQ: XRT_Two_Filter_Low_Cadence_2_SEQ; }

DEFSEQ(OP): XRT_NOP_SEQ{
}

DEFSEQ(REAL): XRT_SSQ_SEQ {
		C. : "" ;
	NP_C. : "***** XRT Start *******" ;
	NP_C. : "" ;
	CMD : MDP_XRT_CTRL_MANU ;
	NP_C. : "----------- [MDP_XRT_CTRL_MODE] = MANU ?       OK / NG _____         " ;
	NP_C. : "" ;
	NP_C. : "XRT Obs. Table Upload" ;
	ENTRY: RAM MDP_OBS_X 291 291 ;
        NP_C. : "----------- Number of Commands = 665 bytes ?   OK / NG _____         " ;
	NP_C. : "" ;
	CMD : MDP_DUMP_XRTTBL 00 00 00 3A D4 ; 
	NP_C. : "----------- Comparison Check ?                           OK / ERR _____         " ;
	NP_C. : "" ;
	C. : "" ;
	C. : "" ;
	C. : "" ;
	C. : "" ;
	C. : "****************" ;
	C. : " EMERGENCY CASE " ;
	C. : "****************" ;
	C. : "" ;
	ENTRY: DCBC XRT_DIS_TABLE_OBS_SEQ ; 
	C. : "" ;
	NP_C. : "***** XRT End *******" ;
	NP_C. : "" ;
}

DEFSEQ(OP): XRT_AR_Thermal_Strucure_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_RESET_402_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_ENA_417_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLRCTRL_ENA_415_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_412_OG ; 	INTERVAL: 2.0 ;
		OG : XRT_FL_PROG_SET_433_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Synoptics_3_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_446_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_AR_Thermal_Strucure_2_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_ENA_417_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLRCTRL_ENA_415_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_412_OG ; 	INTERVAL: 2.0 ;
		OG : XRT_FL_PROG_SET_433_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Two_Filter_Low_Cadence_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_ENA_417_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLRCTRL_DIS_416_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_410_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Synoptics_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_446_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Thin-Be_Cross-Cal_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_447_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
	INTERVAL: 470.0 ;
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_447_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
	INTERVAL: 470.0 ;
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_447_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Ti/C-poly_Cross-Cal_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_408_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Al-poly_Cross-Cal_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_449_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Med-Be_Cross-Cal_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_401_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
	INTERVAL: 470.0 ;
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_401_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Med-Al_Cross-Cal_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_404_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Med-Be_Cross-Cal_2_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_401_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Two_Filter_Low_Cadence_3_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_RESET_402_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_ENA_417_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLRCTRL_ENA_415_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_410_OG ; 	INTERVAL: 2.0 ;
		OG : XRT_FL_PROG_SET_407_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_AR_Thermal_Strucure_3_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_ENA_417_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLRCTRL_ENA_415_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_412_OG ; 	INTERVAL: 2.0 ;
		OG : XRT_FL_PROG_SET_433_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Med-Al_Cross-Cal_2_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_404_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Synoptics_2_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_446_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_SXI_GOES_13_Med-Al_Cross-Cal_3_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_404_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Two_Filter_Low_Cadence_4_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_RESET_402_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_ENA_417_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLRCTRL_ENA_415_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_410_OG ; 	INTERVAL: 2.0 ;
		OG : XRT_FL_PROG_SET_406_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Synoptics_4_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_446_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_FLD_DIS_445_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_ARS_DIS_444_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OP): XRT_Two_Filter_Low_Cadence_2_SEQ {
	OG : XRT_CTRL_MANU_400_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_AEC_RESET_428_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLD_ENA_417_OG ;
	INTERVAL: 2.0 ;
	OG : XRT_FLRCTRL_ENA_415_OG ;
	INTERVAL: 2.0 ;
		OG : XRT_QT_PROG_SET_410_OG ; 	INTERVAL: 2.0 ;
		OG : XRT_FL_PROG_SET_406_OG ; 	INTERVAL: 2.0 ;
	OG : XRT_CTRL_AUTO_403_OG ;
}

DEFSEQ(OG) : XRT_CTRL_MANU_400_OG {
	NUMBER : 400 ;
	CMD : MDP_XRT_CTRL_MANU ;
}

DEFSEQ(OG) : XRT_QT_PROG_SET_401_OG { 	NUMBER : 401 ;
	CMD : MDP_XRT_QT_PROG_SET 0f ; 
}

DEFSEQ(OG) : XRT_FLD_RESET_402_OG {
	NUMBER : 402 ;
	CMD : MDP_XRT_FLD_RESET ;
}

DEFSEQ(OG) : XRT_CTRL_AUTO_403_OG {
	NUMBER : 403 ;
	CMD : MDP_XRT_CTRL_AUTO ;
}

DEFSEQ(OG) : XRT_QT_PROG_SET_404_OG { 	NUMBER : 404 ;
	CMD : MDP_XRT_QT_PROG_SET 10 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_405_OG {
	NUMBER : 405 ;
	CMD : MDP_XRT_FL_PROG_SET 10 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_406_OG { 	NUMBER : 406 ;
	CMD : MDP_XRT_FL_PROG_SET 07 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_407_OG { 	NUMBER : 407 ;
	CMD : MDP_XRT_FL_PROG_SET 13 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_408_OG { 	NUMBER : 408 ;
	CMD : MDP_XRT_QT_PROG_SET 11 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_409_OG {
	NUMBER : 409 ;
	CMD : MDP_XRT_FL_PROG_SET 11 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_410_OG { 	NUMBER : 410 ;
	CMD : MDP_XRT_QT_PROG_SET 14 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_411_OG {
	NUMBER : 411 ;
	CMD : MDP_XRT_FL_PROG_SET 14 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_412_OG { 	NUMBER : 412 ;
	CMD : MDP_XRT_QT_PROG_SET 12 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_413_OG {
	NUMBER : 413 ;
	CMD : MDP_XRT_FL_PROG_SET 12 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_414_OG {
	NUMBER : 414 ;
	CMD : MDP_XRT_FL_PROG_SET 09 ; 
}

DEFSEQ(OG) : XRT_FLRCTRL_ENA_415_OG {
	NUMBER : 415 ;
	CMD : MDP_XRT_FLRCTRL_ENA ;
}

DEFSEQ(OG) : XRT_FLRCTRL_DIS_416_OG {
	NUMBER : 416 ;
	CMD : MDP_XRT_FLRCTRL_DIS ;
}

DEFSEQ(OG) : XRT_FLD_ENA_417_OG {
	NUMBER : 417 ;
	CMD : MDP_XRT_FLD_ENA ;
}

DEFSEQ(OG) : XRT_QT_PROG_SET_418_OG {
	NUMBER : 418 ;
	CMD : MDP_XRT_QT_PROG_SET 07 ; 
}

DEFSEQ(OG) : XRT_DUMP_XRTTBL_419_OG {
	NUMBER : 419 ;
	CMD : MDP_DUMP_XRTTBL 00 00 00 3A D4 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_420_OG {
	NUMBER : 420 ;
	CMD : MDP_XRT_QT_PROG_SET 0a ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_421_OG {
	NUMBER : 421 ;
	CMD : MDP_XRT_FL_PROG_SET 0a ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_422_OG {
	NUMBER : 422 ;
	CMD : MDP_XRT_QT_PROG_SET 0d ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_423_OG {
	NUMBER : 423 ;
	CMD : MDP_XRT_FL_PROG_SET 0d ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_424_OG {
	NUMBER : 424 ;
	CMD : MDP_XRT_QT_PROG_SET 06 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_425_OG {
	NUMBER : 425 ;
	CMD : MDP_XRT_QT_PROG_SET 05 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_426_OG {
	NUMBER : 426 ;
	CMD : MDP_XRT_FL_PROG_SET 05 ; 
}

DEFSEQ(OG) : XRT_ROI_FIRST_HALF_427_OG {
	NUMBER : 427 ;
	CMD : MDP_XRT_ROI_SET 01 08 08 06 06 ; 
	CMD : MDP_XRT_ROI_SET 01 24 8e 08 08 ; 
	CMD : MDP_XRT_ROI_SET 02 1c 92 06 06 ; 
	CMD : MDP_XRT_ROI_SET 03 14 96 04 04 ; 
	CMD : MDP_XRT_ROI_SET 04 80 80 06 06 ; 
	CMD : MDP_XRT_ROI_SET 05 80 80 20 20 ; 
	CMD : MDP_XRT_ROI_SET 06 80 80 08 10 ; 
	CMD : MDP_XRT_ROI_SET 07 80 80 10 08 ; 
}

DEFSEQ(OG) : XRT_AEC_RESET_428_OG {
	NUMBER : 428 ;
	CMD : MDP_XRT_AEC_RESET ;
}

DEFSEQ(OG) : XRT_ROI_SECOND_HALF_429_OG {
	NUMBER : 429 ;
	CMD : MDP_XRT_ROI_SET 08 80 80 10 10 ; 
	CMD : MDP_XRT_ROI_SET 09 80 80 08 08 ; 
	CMD : MDP_XRT_ROI_SET 0a 80 80 06 06 ; 
	CMD : MDP_XRT_ROI_SET 0b 80 80 04 04 ; 
	CMD : MDP_XRT_ROI_SET 0c 40 80 10 10 ; 
	CMD : MDP_XRT_ROI_SET 0d c0 80 10 10 ; 
	CMD : MDP_XRT_ROI_SET 0e 80 80 06 06 ; 
	CMD : MDP_XRT_ROI_SET 0f 80 80 04 04 ; 
}

DEFSEQ(OG) : XRT_Custom_430_OG {
	NUMBER : 430 ;
}

DEFSEQ(OG) : XRT_QT_PROG_SET_431_OG {
	NUMBER : 431 ;
	CMD : MDP_XRT_QT_PROG_SET 03 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_432_OG {
	NUMBER : 432 ;
	CMD : MDP_XRT_QT_PROG_SET 08 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_433_OG { 	NUMBER : 433 ;
	CMD : MDP_XRT_FL_PROG_SET 08 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_434_OG {
	NUMBER : 434 ;
	CMD : MDP_XRT_FL_PROG_SET 03 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_435_OG {
	NUMBER : 435 ;
	CMD : MDP_XRT_QT_PROG_SET 01 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_436_OG {
	NUMBER : 436 ;
	CMD : MDP_XRT_FL_PROG_SET 01 ; 
}

DEFSEQ(OG) : XRT_FOCUS_POSITION_437_OG {
	NUMBER : 437 ;
	CMD : XRT_FOCUS_POSITION fe 6a 00 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_438_OG {
	NUMBER : 438 ;
	CMD : MDP_XRT_QT_PROG_SET 04 ; 
}

DEFSEQ(OG) : XRT_FL_PROG_SET_439_OG {
	NUMBER : 439 ;
	CMD : MDP_XRT_FL_PROG_SET 04 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_440_OG {
	NUMBER : 440 ;
	CMD : MDP_XRT_QT_PROG_SET 09 ; 
}

DEFSEQ(OG) : XRT_UPLOAD_XRTTBL_441_OG {
	NUMBER : 441 ;
}

DEFSEQ(OG) : XRT_QT_PROG_SET_442_OG {
	NUMBER : 442 ;
	CMD : MDP_XRT_QT_PROG_SET 02 ; 
}

DEFSEQ(OG) : XRT_FOCUS_POSITION_443_OG {
	NUMBER : 443 ;
	CMD : XRT_FOCUS_POSITION fe 10 00 ; 
}

DEFSEQ(OG) : XRT_ARS_DIS_444_OG {
	NUMBER : 444 ;
	CMD : MDP_XRT_ARS_DIS ;
}

DEFSEQ(OG) : XRT_FLD_DIS_445_OG {
	NUMBER : 445 ;
	CMD : MDP_XRT_FLD_DIS ;
}

DEFSEQ(OG) : XRT_QT_PROG_SET_446_OG { 	NUMBER : 446 ;
	CMD : MDP_XRT_QT_PROG_SET 0b ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_447_OG { 	NUMBER : 447 ;
	CMD : MDP_XRT_QT_PROG_SET 0e ; 
}

DEFSEQ(OG) : XRT_FOCUS_POSITION_448_OG {
	NUMBER : 448 ;
	CMD : XRT_FOCUS_POSITION ff 08 00 ; 
}

DEFSEQ(OG) : XRT_QT_PROG_SET_449_OG { 	NUMBER : 449 ;
	CMD : MDP_XRT_QT_PROG_SET 0c ; 
}